

ЭЛЕКТРОНИКА, ИЗМЕРИТЕЛЬНАЯ ТЕХНИКА И РАДИОТЕХНИКА

УДК 621.3.087.92

Б. В. Чувькин, Э. К. Шахов, В. Н. Ашанин

ΣΔ-АЦП: АНАЛИЗ ПОГРЕШНОСТИ ОТ КРАЕВЫХ ЭФФЕКТОВ

В третьей из серии статей, посвященных синтезу структур ΣΔ-АЦП средствами имитационного моделирования, исследуется погрешность от краевых эффектов для ряда структур ΣΔ-АЦП, приведенных в предшествующих статьях серии. Для понимания материала данной статьи полезно ознакомиться с упомянутыми статьями серии.

Введение

В статьях [1, 2] в порядке иллюстрации предложенного метода синтеза структур ΣΔ-АЦП были приведены примеры синтезированных структур непрерывно-дискретных систем (НДС) различных порядков. Там же указывалось, что для перехода от полученной линейной НДС к ΣΔ-АЦП в структуру НДС вводится квантователь. Если шаг квантования невелик, динамические свойства линейной НДС и соответствующей ей структуры ΣΔ-АЦП практически не отличаются. Отмечалось также, что однобитные ΣΔ-АЦП предпочтительны по целому ряду причин: они обеспечивают самую высокую достигнувшую на данный момент линейность функции преобразования, они наиболее технологичны и практически могут быть полностью реализованы по технологии цифровых интегральных схем без необходимости подгонки каких-либо параметров элементов схемы. Вместе с тем они наиболее сложны с точки зрения возможности аналитического расчета погрешности от краевых эффектов и оптимизации как структуры, так и параметров ее элементов по данному показателю. Как было показано в статье [1], источником этой погрешности является неравенство значений напряжения на выходе интегратора в начале и конце цикла преобразования. В зарубежной литературе принято рассматривать эту погрешность как результат проникновения на выход системы шума квантования. При этом исходят из идеализации ΣΔ-АЦП в виде линейной системы, в одну из точек которой подается так называемый шум квантования, т.е. некий случайный сигнал в виде модели белого шума, параметры которого не коррелированы с полезным входным сигналом. Следует иметь в виду, что в случае однобитного ΣΔ-АЦП предположение о равномерном распределении шума квантования по спектру частот и его независимости от входного сигнала опровергается многими исследователями [3, 4]. Полезность подобной модели, тем не менее, отрицать нельзя, т.к. она позволяет *объяснить* эффект снижения рассматриваемой погрешности за счет процессов передискретизации, шейпинга шума и фильтрации с децимацией. В действительности ни спектр шума квантования, ни частотные свойства структуры

однобитного АЦП не известны в силу того, что он представляет собой сугубо нелинейную систему. Поэтому единственный путь, обеспечивающий достоверную оценку погрешности, состоит в проведении натуральных и модельных экспериментов. Последние предпочтительны, т.к. позволяют легко управлять условиями и параметрами проведения эксперимента (при минимальных затратах времени и ресурсов).

1. Исследование погрешности от краевых эффектов

С учетом сказанного для исследования погрешности $\Sigma\Delta$ -АЦП будем использовать схему эксперимента, приведенную на рисунке 1, где приняты обозначения: ГТС – генератор тестового сигнала; ФД – фильтр-дециматор, А – анализатор.




Рис. 1

В качестве примера рассмотрим Simulink-модель (рис. 2), реализующую схему эксперимента, приведенную на рисунке 1, для НДС с трехкратным интегрированием, Simulink-модель которой была нами построена в статье [2]. В схеме эксперимента этой модели соответствует блок «НДС без квантователя», а блок «НДС с квантователем (сигма-дельта АЦП)» отличается от него наличием квантователя в прямой цепи преобразования. В качестве ГТС применен источник ступенчатого воздействия.




Рис. 2

В качестве фильтра-дециматора естественно использовать цифровую реализацию ВФ в виде сплайна заданного порядка. Simulink-модель ФД, реализующего сплайн третьего порядка, приведена на рисунке 3 и отличается от модели НДС на рисунке 2 только тем, что непрерывные интеграторы заменены цифровыми интеграторами (аккумуляторами).




Рис. 3

На рисунке 4 приведены осциллограммы процессов в точках модели, к которым подключен виртуальный осциллограф.




Рис. 4

На вход модели подано ступенчатое воздействие, размер которого составляет 10^{-5} от динамического диапазона НДС (что соответствует 10 мкВ при максимальном входном напряжении в 1 В). Цифровой фильтр имеет конечную длительность переходного процесса, равную трем шагам дискретиза-

ции длительностью 256 тактов. Число шагов переходного процесса равно порядку системы. Можно усмотреть, что переходный процесс в рассматриваемой модели полностью совпадает с таковым для модели НДС третьего порядка, рассмотренной нами в статье [2].

Абсолютная погрешность от краевых эффектов имеет порядок менее 10^{-6} , что соответствует 20-разрядному аналого-цифровому преобразованию (1 мкВ при максимальном входном напряжении в 1 В).

Важно заметить, что полученная выше оценка относится к определенному (в данном случае третьему) порядку НДС и ФД, а также конкретному фрагменту процесса на выходе $\Sigma\Delta$ -АЦП. Для полного анализа закономерностей проявления погрешности от краевых эффектов необходимо провести многофакторный эксперимент, варьируемыми параметрами которого должны быть порядок НДС, порядок ФД (в случае реализации ВФ в виде сплайна), длительности ВФ, реализуемых в НДС и в ФД. Исследования показывают, что наиболее важным фактором, определяющим точность преобразования, является порядок НДС. Поэтому представляет интерес выявить зависимость точности от данного фактора.

На рисунке 5 показана Simulink-модель, состоящая из четырех под-моделей, каждая из которых полностью соответствует схеме эксперимента на рисунке 1.




Рис. 5

Подмодели отличаются порядком НДС (с первого по четвертый соответственно сверху вниз). Во всех подмоделях реализован один и тот же ФД четвертого порядка с коэффициентом прореживания, равным 256, т.е. частота выборок выходных кодов в 256 раз меньше частоты выборок входных кодов. Входное воздействие имеет вид линейно изменяющейся функции от 0 до половины полного диапазона преобразования.

На рисунках 6 и 7 представлены осциллограммы процессов $e[n]$, соответствующих разности выходных величин модели $\Sigma\Delta$ -АЦП и канала преобразования без квантования. Осциллограммы получены для двух значений скорости нарастания входного воздействия 10^{-5} и 10^{-6} на один такт работы НДС. Видно, что при переходе от НДС первого порядка к НДС второго порядка погрешность преобразования снижается на два десятичных порядка, причем речь идет о соотношении максимальных погрешностей. При последующем повышении порядка НДС выигрыш по точности всего лишь двукратный.




Рис. 6

На рисунке 8 представлены осциллограммы процессов $e[n]$, соответствующих разности выходных величин модели $\Sigma\Delta$ -АЦП и канала преобразования без квантования. Осциллограммы получены для четырех разных значений коэффициента прореживания ФД (64, 128, 256 и 512 соответственно для осциллограмм сверху вниз). Все осциллограммы относятся к НДС третьего порядка. Видно, что при каждом удвоении коэффициента прореживания погрешность преобразования снижается на десятичный порядок, причем речь идет о соотношении максимальных погрешностей.




Рис. 7




Рис. 8

На рисунке 9 приведены аналогичные осциллограммы, полученные для НДС второго порядка. Видно, что соотношение погрешностей для различных коэффициентов прореживания остается практически неизменным, а абсолютные значения по сравнению с НДС третьего порядка увеличились примерно в 10 раз.




Рис. 9

2. Исследование устойчивости структур $\Sigma\Delta$ -АЦП

Как отмечалось ранее, для $\Sigma\Delta$ -модуляторов высоких порядков возникает проблема устойчивости. При этом устойчивость сохраняется только для ограниченной части диапазона входного сигнала. Причем граница устойчивой работы НДС зависит от отношения шага дискретизации к постоянной времени интеграторов. Можно ожидать, что по мере уменьшения шага дискретизации по отношению к постоянной времени граница устойчивости приближается к пределу диапазона входного сигнала. Для проверки данного предположения была создана Simulink-модель, представленная на рисунке 10, которая содержит четыре параллельных идентичных НДС третьего порядка с разными значениями отношения шага дискретизации к постоянной времени интеграторов, равными 0,54; 0,5; 0,4; 0,25. На их входы подается линейно нарастающий сигнал от 0 до 1 (1 – верхний предел диапазона входного сигнала). На рисунке 11 показаны осциллограммы выходных сигналов НДС, из которых следует, что граница устойчивой работы увеличивается по мере уменьшения шага дискретизации.

Следует иметь в виду, что при уменьшении шага дискретизации НДС по отношению к постоянной времени интеграторов переходный процесс ста-

новится не финитным, а экспоненциально затухающим, причем длительность его увеличивается.




Рис. 10




Рис. 11

На рисунке 12 представлена Simulink-модель, включающая четыре НДС третьего порядка без квантователя с различными значениями отношения шага дискретизации к постоянной времени интеграторов (1; 0,5; 0,25; 0,1).




Рис. 12

На рисунке 13 представлены осциллограммы выходных сигналов НДС при входном воздействии в виде скачка от 0 до 1.




Рис. 13

Видно, что переходный процесс не является финитным, носит экспоненциально затухающий характер и имеет длительность, увеличивающуюся по мере уменьшения шага дискретизации. Это, естественно, приведет к увеличению длительности переходного процесса на выходе фильтра-дециматора.

Чтобы пояснить специфику проявления краевого эффекта, являющегося источником флуктуационного шума на выходе $\Sigma\Delta$ -АЦП, на рисунке 14 приведены осциллограммы выходных сигналов $\Sigma\Delta$ -модулятора второго порядка для значений входного сигнала, подобранных таким образом, что они *точно* соответствуют выходным кодам 1000, 1100, 1010, 1001 (или $1/2$, $3/4$, $5/8$, $9/16$ от предела входного сигнала, равного 1). Обращает на себя внимание периодичность выходного сигнала $\Sigma\Delta$ -модулятора, что и порождает в его спектре так называемые тоны [5, 6]. Для указанных значений входного сигнала погрешность равна нулю при условии, что время усреднения (период выходных выборок фильтра-дециматора) кратно периоду выходного сигнала $\Sigma\Delta$ -модулятора. При этом длительность периода определяется младшим ненулевым разрядом кода. То есть имеет место бифуркация (удвоение) периода при уменьшении ненулевого младшего разряда на один двоичный порядок.

В свете сказанного уместно также напомнить о наличии корреляции между флуктуационным процессом и входным сигналом, которая выражается в самом факте периодичности и зависимости периода от амплитуды входного сигнала.




Рис. 14

Заключение

Таким образом, степень подавления погрешности от краевых эффектов $\Sigma\Delta$ -АЦП напрямую зависит от порядка однобитного $\Sigma\Delta$ -модулятора и от ко-

эфициента прореживания фильтра-дециматора, т.е. от его ширины полосы пропускания. Однако с увеличением порядка однобитного $\Sigma\Delta$ -модулятора, построенного на основе структур НДС с финитной длительностью переходного процесса, возникает проблема обеспечения их устойчивости. Один из путей решения этой проблемы состоит в уменьшении периода работы модулятора относительно постоянной времени интеграторов. В любом случае устойчивое поведение $\Sigma\Delta$ -модулятора обеспечивается при условии ограничения амплитуды входного сигнала тем большего, чем выше порядок $\Sigma\Delta$ -модулятора.

Список литературы

1. **Чувькин, Б. В.** $\Sigma\Delta$ -АЦП – синтез одноконтурных структур / Б. В. Чувькин, Э. К. Шахов, В. Н. Ашанин // Известия вузов. Поволжский регион. Технические науки. – № 1. – 2007. – С. 91–106 .
2. **Чувькин, Б. В.** $\Sigma\Delta$ -АЦП – синтез структур высоких порядков / Б. В. Чувькин, Э. К. Шахов, В. Н. Ашанин // Известия вузов. Поволжский регион. Технические науки. – № 2. – 2007. – С. 67–79.
3. Delta-Sigma Data Converters: Theory, Design and Simulation / Ed. by St. R. Norsworthy, R. Schreier, G. C. Temes // IEEE Computer Society Press. – 1996. – 476 p.
4. **Schreier, R.** An Empirical Study of High-Order Single-Bit Delta-Sigma Modulators / R. Schreier // IEEE Trans. on Circuit and Systems – II: Analog and Digital Signal Processing. – 1993. – V. 40. – № 8. – P. 461–466.
5. **Netravali, A. N.** Optimum filters for interpolative A/D converters / A. N. Netravali // Bell Systems Technique Journal. – 1977. – V. 56. – P. 1629–1641.
6. **Candy, J. C.** The structure of quantization noise from sigma-delta modulation / J. C. Candy, O. J. Benjamin // IEEE Trans. Commun. – 1981. – V. COM-29. – P. 1316–1323.